This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 61294548 A

(43) Date of publication of application: 25.12.86

(51) Int. CI

G06F 9/30 G06F 9/34

(21) Application number: 60135314

(22) Date of filing: 21.06.85

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

ABE AKITO

HIRAHARA JIRO MIYAWAKI TSUKASA

(54) EXECUTING DEVICE FOR MACHINE INSTRUCTION

(57) Abstract:

DI IDDOSE: To simplify the

PURPOSE: To simplify the constitution of an executing device for machine instruction by forming an instruction with a general instruction and an indication instruction to decode and execute the indication instruction first and to hold it and then decoding and executing the general instruction as well as the holding result of the instruction.

CONSTITUTION: The instruction is formed with the general instruction and the indication instruction which indicates the source side or the destination side of the data to be obtained based on the general instruction. This produced instruction is latched by an instruction latch register 12 and then decoded by a decoder 13. This latch result is executed by an indication instruction executing device 14 and latched by a latch circuit 15. Then the general instruction is decoded by a general instruction decoding device 16 with reference to the contents of the circuit 15 and then executed by a general instruction executing device 17 also with reference to the latch contents of the circuit 15. Thus the circuit constitutions of both devices 16 and 17 can

be simplified.

COPYRIGHT: (C)1986,JPO&Japio

⑩特許出關公開

⑫ 公 開 特 許 公 報 (A) 昭61 - 294548

@Int Cl.4

證別記号

庁内整理 号

母公開 昭和61年(1986)12月25日

G 06 F

9/30 9/34

A-7361-5B 7361-5B

審査請求 発明の数 1 (全6頁)

❷発明の名称 機械命令実行装置

> ②特 顧 昭60-135314

❷出 顧 昭60(1985)6月21日

呵 部 70発 明 者 平 原 明 者 @発

昭 人 郎 治

川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内

川崎市幸区小向東芝町 1 番地 株式会社東芝多摩川工場内

眀 者 砂発 宮 可

川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内

包出 頭 株式会社東芝 川崎市幸区堀川町72番地

の代 理 弁理士 鈴江 武彦 外2名

E

1. 発明の名称

提拢命令实行答置

2. 特許請求の範囲

ーつの命令が一般命令およびこの一般命令に基 づいて操作されるデータのソース関もしくはディ ストネーション側を提示する指示命令からなり、 上記提示命令を解説する第1命令解読手段と、こ の解読結果に基づいて命令を実行する第1命令実 行手段と、上記第1命令支行手段の結果を保持す る記憶手段と、上記一般命令および上記記憶手段 の保持結果を解説する第2命令解説手段と、この 解読稿集に基づいて命令を実行する第2命令実行 手段とを具備したことを特徴とする組織命令実行

3. 発明の詳細な説明

[発明の技術分野]

この発明はコンピュータ等において命令を解説 し、実行する機械命令実行装置に係り、特にその 構成を簡単にするような改良に関する。

[発明の技術的背景とその質恵点]

コンピュータ等に内蔵されている機械命令支行 務度では、メモリ等から機械命令を取出してこれ を解読し、この解読稿巣に基づいて内部四路を所 定のタイミングで制御することにより所定の処理 動作を行なうようにしている。

ところで、従来の機械命令実行装置では機械命 令コードを一つずつ類次解説し、それぞれの保険 結果に応じて内部動作を決定するようにしている。 そしてもちろん、アドレッシング・モードが違う とその都度、内部回路の動作も違っている。

例えば、即じロード合会でも

fLD A, (R1)] & [LD A, (nn)] とでは内部動作が異なっている。前者のロード命 令はメモリレクスタR1の内容をアキュムレータ Aに転送する命令であり、このときの動作ステッ **アは次のようになる。**

の 「LD A、(R1)」という命令をフェ ッチする。 -

アドレスパスにレジスタR1の内容を出力

し、メモリリードサイグルを実行する。

ステップので読み出されたデータをアキュムレータAに格的する。

複 のロード命令はメモリ番地 n n で 示される 内容をアキュムレータ A に 転送する命令であり、 このときの動作ステップは次のようになる。

① 「LD A. (nn)」という命令をフェッチする。

② nnが何であるかを知るためにプログラム カウンタを進めてリードサイクルを実行する。

③ ステップ②で読み出されたデータをアドレスパスに出力し、メモリリードサイクルを実行する。

④ ステップので読み出されたデータをアキュムレータAに招納する。

このように従来では、メモリからアキュムレータにデータを転送する同じ機械命令を実行する場合であっても、レジスタ間接アドレッシング・モードとではステップの以降の動作が異なる。従って、内部回路

解読結果に基づいて第1命令実行手段で命令を實行し、上記第1命令処理手段の結果を記憶手段で保持し、上記一般命令および上記記憶手段の保持結果を第2命令解読手段で解読し、この解読結果に基づいて第2命令実行手段で命令を実行するようにしている。

このような構成にすれば、一般命令に基づいてネータのような構成にすれるが、一般命令に基づいた。 操作されるデータのソース側もしくはディストドが 月からなど、大きなないでは、大きないでは、大きないでは、 1 命令実行手段の令を実行し、ことにより表示を命令により、 1 では、これにより機械命令実行はないできる。 の構成を簡単化することができる。

「発用の実施保」

以下、図面を参照してこの発明の一実施例を説明する。

まず、この発明の研制の研制を説明する前にこの残骸で使用される機械命令について説明する。

の動作も全く異なったものとなる。なお、ここでいう周じ命令とはアドレッシング・モード以外の部分が同じ動 をする命令を意味する。つまり、周じ命令とはアセンアラ・ニーモニックの命令名が同じ 令であると考えてよい。

任来の機械命令実行装置のように同じ機械命令を実行する場合に、動作の一部を除いたほとんどが異なるということは、機械命令実行装置そのものの構成が複雑化するという問題がある。

[発明の目的]

この発明は上記のような事情を考慮してなされたものであり、その目的は従来に比較して構成が簡単にできる機械命令実行装置を提供することにある。

[発明の概要]

上記目的を達成するためこの発明にあっては、 一つの命令を一般命令およびこの一般命令に基づいて操作されるデータのソース側もしくはディストネーション側を指示する指示命令とで構成し、 上記指示命令を第1命令解談手段で解注し、この

例えば、前記のようなレジスタ間接アドレッシング・モードと絶対番地アドレッシング・モードのロード命令「LD A. (R1)」と

「 L D A 、 (n n) 」は、アセンアル時にそれぞれ第1回および第2回に示すように一般命令と指示命令とに組合わされた形に直される。第1回に示すように、従来のロード命令

第3回は上記第1回および第2回のような 令

上記命令ラッチレジスタ12にラッチされた一般命令は一般命令解決後間16に供給される。そしてこの一般命令解決後間16における一般命令解決の際に、上記ラッチ回路15のラッチ内容が参照される。この一般命令解決後間18における解決結果は一般命令実行複数17に供給される。そしてこの一般命令実行複数17における一般命令実行の際にも、上記ラッチ回路15のラッチ内容が参照される。

京命令解放のために上記指示命令解放接限13に供

着される.

接者の第2回のロード命令はメモリ番地nnで 示される内容をアキュムレータAに転送する命令 であり、このときの動作ステップは次のようになる。

① 命令ラッチレクスタ12にラッチされている「 \$rc (n n) 」という指示命令を想示命令を想で解決し、この解決結果に応じて指示命令を実行する。これにが明示命令を実行する。これにが明示命令で指示命令を実行する。これにが明示の指示命令で指示されたメモリックリンドレスパスに出力されてメモリリータがイクルが実行され、このときの読み出しデータがラッチ回路15内にラッチされる。

② 命令ラッチレクスタ12にラッチされている「LD A。 BCC 」という一般命令を一般命令解決要16で解決し、この解決結果に応じて一般命令実行装置17で一般命令を実行する。これにより、上記ステップ①でラッチされたデータがアキュムレータAに格納される。

このように上記実施例装置では、メモリからア キュムレータにデータを転送する同じ機能命令を 次にこのような 成の装置で、剪配第1因および第2因に示すような機械命令を実行する際の動作を説明する。

前 の第1回のロード命令は、メモリレジスタ R 1 の内 をアキュムレータAに転送する命令であり、このときの動作ステップは次のようになる。

① 命令ラッチレジスタ12にラッチされている「 src (R1)」という指示命令を指示命令を接続で解除し、この解決結果に応じて担示命令を実行する。これにより、
この指示命令で指示されたメモリレジスタR1の
内容が図示しないアドレスパスに出力されてメーリリードサイクルが実行され、このときの読み出しデータがラッチ図路15内にラッチされる。

② 命令ラッチレジスタ 12にラッチされている「LD A. Src 」という一般命令を一般命令解決を覚16で解決し、この解決結果に応じて一般命令実行装置 17で一般命令を実行する。これにより、上記ステップので読み出され、ラッチされたデータがアキュムレータ A に格納される。

プは次のようになる。

① 命令ラッチレジスタ12にラッチされている「 aro H 」という指示命令を指示命令解決装置13で解説し、この解読結果に応じて指示命令実行装置14で指示命令を実行す 。これにより、こ 指示命令で指示されたHレジスタの内容がラッチ回路15にラッチされる。

② 命令ラッチレジスタ12にラッチされている「LD A、 STC 」という一般命令を一般命令解 読装置18で解読し、この解読結構に応じて一般命 令実行装置17で一般命令を実行する。これにより、 上記ステップのでラッチされたゲータがアキュム レータAに格納される。

この場合にも一般命令がロード命令であるので、 動作ステップのの動作は第1回および第2回の命 令の場合と全く同じである。

第5回はアキュムレータAの内容をIXレジスタの内容に2を加算したメモリの番地に転送する 住来のロード命令「LD」(IX+2)。A」を この発明に基づき、アセンブル時に一級命令と指

実行装置17で一般命令を実行する。これにより、上記ステップ①で指定され、テンポラリレジスタにラッチされたメモリ番地がアドレスパスに出力され、かつデータパスにアキュムレータの内容が出力され、この状態で書込みサイクルが実行されて、「X レジスタの内容に 2 を加算したメモリの番地にアキュムレータAの内容が格納される。

この場合のように、この実施例装置ではデータのディストネーション側を指示命令で指示することも可能であり、さらにソース側およびディストネーション側を指示命令で指示することもできる。

 示命名とに組合わされた形に直したものを示したものである。因示するように、従来のロードの間では、データを転送すべきディストネーショを指示命令で指示命令で指示命令で指示命令で指示命令であるロードをでする一般命令であるロードのは、A」とに組合わされた形に直合されたのは、A」とに組合わされた命令のような一般命令と指示の動作ステップは次のようになる。

① 命令ラッチレジスタ 12にラッチされている「dst (IX+2)」という招示命令を指示命令解決被 13で解決し、この解決結果に応じて指示命令実行技能 14で指示命令を実行する。これにより、この投示命令で指示されたメモリの番地(IX+2)が図示しないテンポラリレジスタにラッチされる。

② 命令ラッチレジスタ 12にラッチされている 「LD dat、A」という一般命令を一般命令解決 装置 16で解決し、この解決結果に応じて一般命令

個であるメモリの番地(nn)を指示する指示の 合「src (nn)」、加算結果を格納すべきディストネーション側であるHレジスタを増示する指示命令「dst H」およびこれらの指示命令で掲示されたデータを操作する一般命令である加算命令「ADD dst、src」とに組合わされた形に直される。またこのような一般命令と指示命令の組合せからなる命令による上記実施例装置の動作ステップは次のようになる。

① 命令ラッチレクスタ 12にラッチされている「 src (n n) 」という扮示命令を指示命令解決 装置 13で解決し、この解読結果に応じて指示命令 実行装置 14で指示命令を実行する。これにより、 この指示命令で推示されたメモリの著地 (n n) の内容が読み出され、ラッチ回路 15内にラッチされる。

② 命令ラッチレジスタ 12にラッチされている 「dst H」という指示命令を指示命令解禁を置13 で解読し、この解読結果に応じて指示命令変行装 置14で指示命令を実行する。これにより、この指



示命令で指示されたHレジスタの内容が読み出され、ラッチ目的15内の領域にラッチされる。

② 命令ラッチレジスタ12にラッチされている「ADD dst. sro」という一般命令を一般命令解決設置16で解説し、この解説結果に応じて一般命令実行技量17で一般命令を実行する。これにより、上記ステップ①でラッチされた二つの内容どうしが加算され、その加算結果がHレジスタに格納される。

なお、上記実施例では命令助作として転送命令、 加算命令の場合について説明したが、これは他の 演算命令、ローティト・シフト命令、ジャンプ・ コール命令、入出力命令等も同様に、一般命令で 操作されるソース側、ディストネーション側のい ずれか一方もしくは両方の指示を自由に行なうこ とができる。

[発明の効果]

以上説明したようにこの発明によれば、従来に比較して構成が簡単にできる機械命令実行装置を提供することができる。



4. 図面の簡単な説明

第1因および第2因はそれぞれこの発明の支施 例核理で使用される命令を示す図、第3因はこの 発明に係る機械命令支行装置の一支施例の構成を 示すプロック団、第4回ないし第6回はそれぞれ 上記実施例装置で使用される他の命令を示す因で ある。

11…データパス、12…命令ラッチレジスタ、 13…哲示命令解護被数、14…指示命令実行技能、 15…ラッチ四数、18…一般命令解決被置、 17…一般命令実行経動。

出票人代理人 弁理士 始红此声

LD A (R1) --- src (R1)


LD A, src

第1図

LD A, (nn) - src (nn)

LD A. STC

第 2 図



LD A. H -- src H LD A. src

第 4 Ø

LD (1X+2), A —— dst (1X+2)
LD dst, A
第 5 図

ADD H, (nn) — src (nn)

dst H

ADD dst, src

第 6 図